AD9544BCPZ

AD9544 è un doppio DPPL, sincronizzatore da 1pps e attenuatore di jitter a 10 uscite. Le 10 uscite di clock sono sincronizzate con uno qualsiasi dei riferimenti di ingresso in un numero fino a quattro. Gli anelli ad aggancio di fase digitali (DPLL) riducono il jitter di temporizzazione associato con i riferimenti esterni. L'anello digitalmente controllato e la circuiteria di holdover genera continuamente un segnale di uscita a basso jitter, anche quando falliscono tutti gli ingressi di riferimento. Le applicazioni includono: pulizia del jitter e sincronizzazione GPS e SyncE, Optical Transport Networks (OTN), SDH e stazioni base a macro e piccola cella, mappatura/demappatura di OTN con rimozione del jitter, clock di piccole stazioni base, compreso l'holdover di Stratum 2, Stratum 3ee Stratum 3 radio e di banda base, controllo dei transitori di fase e clean-up del jitter, supporto di JESD204B per il clock di convertitori analogico-digitali (ADC) e digitale-analogici (DAC), infrastrutture con cavi, carrier Ethernet.

• Conforme a ITU-T G.8262 e Telcordia GR-253
• Supporta telcordia GR-1244, ITU-T G.812, G.813, G.823, G.824 e G.825
• 2 riferimenti di ingresso differenziali o 4 single-ended
• Il mux crosspoint interconnette gli ingressi di riferimento con i PLL
• Supporta i segnali di clock di input/output embedded (modulati)
• Modalità di aggancio rapido con DPLL
• Supporto di EEPROM esterna per l'inizializzazione autonoma
• Range VDDIOA, VDDIOB: da 1,71 a 3,465V (VDD = 1,8V e TA = 25°C)
• Configurazione tipica: 560mW (i valori tipici si applicano per VDD = 1,8V)
• Package LFCSP con 48 reofori, range di temperatura: da -40°C a +85°C

Note

I prodotti ADI sono destinati (e venduti) al solo scopo di utilizzo esclusivo da parte del cliente, e non per la rivendita o altro passaggio a qualsiasi terza parte