74HC1G00GW,125

Il 74HC138D è un dispositivo CMOS Si-gate ad alta velocità compatibile pin a pin con la logica TTL Schottky a bassa potenza (LSTTL). Il decoder 74HC138D accetta tre ingressi con indirizzo binary weighted (A0, A1 e A3) e, quando è attivato, fornisce 8 uscite attive BASSE mutualmente esclusive (da Y0 a Y7). Il dispositivo è dotato di tre ingressi di enable: due attivi BASSI (E1 ed E2) e uno attivo ALTO (E3). Ogni uscita assume valore ALTO a meno che E1 ed E2 sono BASSI ed E3 è ALTO. Questa funzione di multiplo enable permette un'espansione facile in parallelo rispetto a un decoder 1-of-32 (da 5 linee a 32 linee) con solo quattro CI 74HC138D e un inverter. Questo dispositivo si può anche usare come demultiplatore a otto uscite se si usa uno degli ingressi di enable attivi BASSI come ingresso dati e gli ingressi di enable rimasti come strobe. Lega in maniera permanente gli ingressi di enable inutilizzati al proprio stato di attivo BASSO o ALTO appropriato.

• Capacità di demultiplexing
• Multiplo input enable per un’espansione facile
• Conforme allo standard JEDEC no. 7A
• Ideale per la decodifica di selezione del chip di memoria
• Uscite attive BASSE mutualmente esclusive
• HBM EIA/JESD22-A114-F supera i 2000V
• MM EIA/JESD22-A115-A supera i 200V