Stampa pagina
MT53E2G64D8TN-046 WT:C
DRAM, Mobile LPDDR4, 128 Gbit, 2G x 64 bit, 2.133 GHz, LFBGA, 556 Pin
L'immagine ha puramente scopi illustrativi. Vedere la descrizione del prodotto.
Disponibile per l'ordine
Avvisatemi non appena disponibile
| Quantità | |
|---|---|
| 1+ | € 171,670 |
| 5+ | € 167,020 |
| 10+ | € 162,290 |
Prezzo per:Unità
Minimo: 1
Più: 1
€ 171,67 (IVA esc)
Aggiungi codice prodotto /nota
Aggiunto alla tua conferma d'ordine, fattura e nota di spedizione solo per questo ordine.
Questo numero verrà aggiunto alla conferma d'ordine, alla fattura, alla nota di spedizione, all'e-mail di conferma web e all'etichetta del prodotto.
Informazioni sui prodotti
ProduttoreMICRON
Cod. produttoreMT53E2G64D8TN-046 WT:C
Codice Prodotto4050886
Datasheet tecnico
Tipo DRAMMobile LPDDR4
Densità di Memoria128Gbit
Configurazione di memoria2G x 64 bit
Frequenza di Clock Max2.133GHz
Package/case del circuito integratoLFBGA
Numero di pin556Pin
Tensione di Alimentazione Nom1.1V
Montaggio CImontaggio superficiale
Temperatura di esercizio min-25°C
Temperatura di esercizio max85°C
Gamma di prodotti-
Sostanze estremamente preoccupanti (SVHC)No SVHC (17-Dec-2015)
Panoramica del prodotto
MT53E2G64D8TN-046 WT:C is a 16Gb mobile low-powerDDR4 SDRAM with low VDDQ. It is a high-speed, CMOS dynamic random-access memory device. This device is internally configured with 2 channels or 1 channel ×16 I/O, each channel having 8-banks. It has selectable output drive strength (DS), clock-stop capability. It has programmable VSS (ODT) termination, single-ended CK and DQS support.
- Operating voltage is 1.10V (VDD2)/0.60V or 1.10V (VDDQ)
- 2Gig x 64 configuration, LPDDR4, 8 die addressing, C design
- Packaging style is 556-ball LFBGA 12.4 x 12.4 x 1.23mm (Ø0.24 SMD)
- Cycle time is 046 = 468ps, ᵗCK RL = 36/40, clock rate is 2133MHz
- Operating temperature range is –25°C to +85°C, data rate per pin is 4266Mb/s
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), Upto 8.5 GB/s per die x16 channel
- Programmable and on-the-fly burst lengths (BL = 16,32), partial-array self refresh (PASR)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
Specifiche tecniche
Tipo DRAM
Mobile LPDDR4
Configurazione di memoria
2G x 64 bit
Package/case del circuito integrato
LFBGA
Tensione di Alimentazione Nom
1.1V
Temperatura di esercizio min
-25°C
Gamma di prodotti
-
Densità di Memoria
128Gbit
Frequenza di Clock Max
2.133GHz
Numero di pin
556Pin
Montaggio CI
montaggio superficiale
Temperatura di esercizio max
85°C
Sostanze estremamente preoccupanti (SVHC)
No SVHC (17-Dec-2015)
Documenti tecnici (1)
Legislazione e ambiente
Paese d'origine:
Paese in cui si è svolta l'ultima parte più significativa del processo produttivoPaese d'origine:Taiwan
Paese in cui si è svolta l'ultima parte più significativa del processo produttivo
Paese in cui si è svolta l'ultima parte più significativa del processo produttivoPaese d'origine:Taiwan
Paese in cui si è svolta l'ultima parte più significativa del processo produttivo
Tariffa n.:85423239
US ECCN:EAR99
EU ECCN:NLR
Conforme alla direttiva RoHS:Sì
RoHS
Conforme alle norme RoHS sugli ftalati:Sì
RoHS
Sostanza estremamente pericolosa ( SVHC)No SVHC (17-Dec-2015)
Scarica il certificato di conformità del prodotto
Certificato di conformità del prodotto
Peso (kg):.000001
Tracciabilità del prodotto