MT41K512M16VRP-107 IT:P

MT41K512M16VRP-107 IT:P è una SDRAM DDR3L TwinDie automotive da 1,35V. Si tratta di una memoria ad accesso casuale dinamica CMOS ad alta velocità configurata internamente come due dispositivi SDRAM DDR3L a 8 banchi. La SDRAM DDR3L utilizza un'architettura a doppia velocità dati per raggiungere il funzionamento ad alta velocità. L'architettura DDR è essenzialmente un'architettura prefetch di 8n-bit con un'interfaccia pensata per trasferire due data word per ciclo di clock alle sfere di I/O. Agli effetti, un singolo accesso di lettura o scrittura è costituito da un singolo data transfer di 8n bit in un ciclo di clock e dagli otto data transfer corrispondenti di n bit in mezzo ciclo di clock verso le sfere di I/O. La SDRAM DDR3 opera da un clock differenziale (CK e CK#). Il passaggio di CK in HIGH e CK# in LOW è definito come il fronte positivo di CK. I segnali di controllo, comando e indirizzo sono registrati in corrispondenza di ogni fronte positivo di CK.

• Compatibile con i modelli precedenti di VDD = VDDQ = 1,5V ±0,075V
• Strobe di dati bidirezionale differenziale, architettura prefetch di 8n-bit
• Terminazione ODT nominale e dinamica per segnali di dati, strobe e mask
• Latenza di CAS (READ) programmabile (CL), latenza aggiuntiva CAS (AL) programmabile
• Lunghezza di burst (BL) fissa di 8 e burst chop (BC) di 4 (attraverso il set di registri di modalità [MRS])
• Temperatura di auto refresh (SRT), auto refresh automatico (ASR), write levelling
• Tempo di reazione 8D, PPAP, AEC-Q100
• Package FBGA a 96 sfere
• Intervallo di temperatura industriale: -40°C ≤ TC ≤ +95°C
• Tempo di ciclo: 1,07ns a CL = 13 (DDR3-1866), configurazione 512 Meg x 16