Stampa pagina
S71KL256SC0BHB000
Multi Chip Package (MCP), DDR, 8bit, DRAM 64 Mbit, 100 MHz, 3V, -40/105°C, FBGA-24
L'immagine ha puramente scopi illustrativi. Vedere la descrizione del prodotto.
1 167 A Stock
Ti serve altro?
Consegna EXPRESS in 1-2 giorni lavorativi
Ordina prima delle 17:00
Consegna standard GRATUITA
per gli ordini di importo pari e superiore a € 0,00
I tempi di consegna precisi saranno calcolati al momento del pagamento
| Quantità | |
|---|---|
| 1+ | € 16,720 |
| 10+ | € 15,610 |
| 25+ | € 15,150 |
| 50+ | € 14,780 |
| 100+ | € 14,140 |
Prezzo per:Unità
Minimo: 1
Più: 1
€ 16,72 (IVA esc)
Aggiungi codice prodotto /nota
Aggiunto alla tua conferma d'ordine, fattura e nota di spedizione solo per questo ordine.
Questo numero verrà aggiunto alla conferma d'ordine, alla fattura, alla nota di spedizione, all'e-mail di conferma web e all'etichetta del prodotto.
Informazioni sui prodotti
ProduttoreINFINEON
Cod. produttoreS71KL256SC0BHB000
Codice Prodotto4332205
Datasheet tecnico
Tipo DRAMDDR
Densità DRAM64Mbit
Larghezza bus dati8 bit
Tipo di MCP-
Densità NAND/NOR256Mbit
Package/case del circuito integratoFBGA
Numero di pin24Pin
Larghezza bus secondario-
Tensione di Alimentazione Nom3V
Frequenza di Clock Max100MHz
Montaggio CImontaggio superficiale
Temperatura di esercizio min-40°C
Temperatura di esercizio max105°C
Gamma di prodotti-
Sostanze estremamente preoccupanti (SVHC)No SVHC (21-Jan-2025)
Panoramica del prodotto
S71KL256SC0BHB000 is a 3.0V-only Cypress HyperBus MCP. A HyperBus MCP reduces board space and Printed Circuit Board (PCB) signal routing congestion while also maintaining or improving signal integrity over separately packaged memory configurations.
- 256Mb HyperFlash density, 65nm MirrorBit process technology
- 64Mb HyperRAM density
- HyperBus Interface, 1.8V I/O, 12 bus signals, differential clock (CK/CK#)
- 3.0V I/O, 11 bus signals, single ended clock (CK), chip select (CS#), 8-bit data bus (DQ[7:0])
- Bidirectional data strobe/mask, output at the start of all transactions to indicate refresh latency
- Reset, INT# output to generate external interrupt, busy to ready transition
- RSTO# Output to generate system level Power-On Reset (POR), user configurable RSTO# Low period
- 24-ball FBGA package
- Temperature range from -40°C to +105°C (automotive, AEC-Q100 Grade 2)
Specifiche tecniche
Tipo DRAM
DDR
Larghezza bus dati
8 bit
Densità NAND/NOR
256Mbit
Numero di pin
24Pin
Tensione di Alimentazione Nom
3V
Montaggio CI
montaggio superficiale
Temperatura di esercizio max
105°C
Sostanze estremamente preoccupanti (SVHC)
No SVHC (21-Jan-2025)
Densità DRAM
64Mbit
Tipo di MCP
-
Package/case del circuito integrato
FBGA
Larghezza bus secondario
-
Frequenza di Clock Max
100MHz
Temperatura di esercizio min
-40°C
Gamma di prodotti
-
Documenti tecnici (2)
Legislazione e ambiente
Paese d'origine:
Paese in cui si è svolta l'ultima parte più significativa del processo produttivoPaese d'origine:United States
Paese in cui si è svolta l'ultima parte più significativa del processo produttivo
Paese in cui si è svolta l'ultima parte più significativa del processo produttivoPaese d'origine:United States
Paese in cui si è svolta l'ultima parte più significativa del processo produttivo
Tariffa n.:85423290
US ECCN:3A991.b.1.a
EU ECCN:NLR
Conforme alla direttiva RoHS:Sì
RoHS
Conforme alle norme RoHS sugli ftalati:Sì
RoHS
Sostanza estremamente pericolosa ( SVHC)No SVHC (21-Jan-2025)
Scarica il certificato di conformità del prodotto
Certificato di conformità del prodotto
Peso (kg):.000001
Tracciabilità del prodotto