CY7C1380KV33-167AXI

Il CY7C1380KV33-167AXI è una SRAM in pipeline con circuiteria periferica sincrona avanzata e un contatore a 2 bit per il funzionamento burst interno. Tutti gli ingressi sincroni hanno dei registri di gate controllati da un ingresso di clock (CLK) con edge trigger. Gli ingressi sincroni includono tutti gli Address, tutti gli ingressi Data, il Chip Enable (CE1 attivo basso) di pipeline degli indirizzi, i Chip Enable (CE2 e CE3 attivi bassi) di espansione, gli ingressi di Burst Control (ADSC, ADSP e ADV attivo basso), i Write Enable (BWX e BWE attivi bassi) e Global Write (GW attivo basso). Gli ingressi asincroni includono l'Output Enable (OE attivo basso) e il pin ZZ. Address e Chip Enable sono registrati in corrispondenza del fronte di salita del clock quando Address Strobe Processor (ADSP attivo basso) o Address Strobe Controller (ADSC attivo basso) sono attivi. Il Burst Address successivo può essere generato internamente, poiché è controllato dal pin Advance (ADV attivo basso).

• Tecnologia di processo: 65nm, VDD 3,3V, velocità: 167MHz
• Ingressi e uscite con registri per funzionamento in pipeline
• Tempo di accesso massimo: 3,4ns, corrente di esercizio massima: 163mA
• Offre un rate di accesso di 3-1-1-1 ad alte prestazioni
• Processore e controller dei segnali Address Strobe separati
• Write sincrono auto-temporizzato, Output Enable asincrono, Chip Deselect in un singolo ciclo
• Boundary scan compatibile con JTAG IEEE 1149.1
• Tensione di alimentazione: 3,135-3,6V
• Capacità I/O: 5pF (TA=25°C, f=1MHz, VDD=3,3V, VDDQ=2,5V)
• Package TQFP a 100 pin, intervallo di temperatura industriale: da -40 a +85°C

Avvertenze

La forte domanda di mercato ha causato un'estensione dei tempi di spedizione. Le date di consegna potrebbero variare. Articolo esente da sconti.