CY7C1069G30-10ZSXI

Il CY7C1069G30-10ZSXI è una SRAM rapida CMOS ad alte prestazioni con doppio Chip Enable da 16Mbit (2M word × 8 bit) con codice di correzione errore (ECC). Per scrivere sul dispositivo, portare gli ingressi Chip Enable CE1 (attivo basso) in LOW e CE2 (attivo basso) in HIGH; e Write Enable (WE attivo basso) in stato LOW. Per leggere dal dispositivo, portare i Chip Enable CE1 (attivo basso) in LOW e CE2 (attivo basso) in HIGH e l'Output Enable (OE attivo basso) in LOW, forzando allo stesso tempo il Write Enable (WE attivo basso) in HIGH. Tutti gli I/O (da I/O0 a I/O7) entrano in stato di alta impedenza quando: il chip non è selezionato (CE1 attivo basso in HIGH o CE2 attivo basso in LOW), e i segnali di controllo non sono asseriti (CE1/CE2 attivo basso, OE attivo basso, WE attivo basso).

• Error-correcting code (ECC) embedded per la correzione degli errori di singolo bit
• Bassa corrente attiva ICC: 90mA tipica a 100MHz
• Corrente di standby ISB2: 20mA tipica
• Conservazione dati 1,0V
• Ingressi e uscite compatibili con logica Transistor-Transistor (TTL)
• Pin ERR per indicare il rilevamento e la correzione degli errori di singolo bit
• Intervallo di tensione: 2,2V-3,6V
• Alta velocità, tAA=10ns
• Package TSOP II a 54 pin
• Intervallo di temperatura ambiente industriale: da -40°C a +85°C