CY7C1041G30-10ZSXI

Il CY7C1041G30-10ZSXI è un dispositivo SRAM CMOS ad alte prestazioni con ECC embedded. Include un pin ERR che segnala un evento di rilevamento e correzione di errore durante un ciclo di lettura. Le scritture dei dati si effettuano tramite l'asserzione degli ingressi Chip Enable (CE attivo basso) e Write Enable (WE attivo basso) in stato LOW e la fornitura dei dati sui pin da I/O0 a I/O15 e gli address sui pin da A0 a A17. Le letture dei dati vengono effettuate tramite l'asserzione degli ingressi Chip Enable (CE attivo basso) e Output Enable (OE attivo basso) in stato LOW e la fornitura dell'address richiesto sulle linee di address. Il rilevamento e la correzione di un errore di singolo bit nell'ubicazione acceduta è indicato dall'asserzione dell'uscita ERR (ERR=HIGH).

• ECC embedded per la correzione degli errori di singolo bit
• Corrente attiva ICC: 38mA tipica
• Corrente di standby ISB2: 6mA tipica
• Conservazione dati 1,0V
• Ingressi e uscite compatibili con TTL
• Pin di indicazione errori (ERR) per indicare rilevamento e correzione degli errori 1 bit
• Intervallo di tensione: 2,2V-3,6V
• Alta velocità, tAA=10ns
• Package TSOP II a 44 pin
• Intervallo di temperatura ambiente industriale: da -40°C a +85°C