CY7C1061GE30-10ZSXI

Il CY7C1061GE30-10ZSXI è un dispositivo SRAM CMOS ad alte prestazioni con ECC embedded. Questo dispositivo è offerto nelle opzioni di Chip Enable singolo e doppio e in molteplici configurazioni di pin. Il dispositivo CY7C1061GE include un pin ERR che segnala un evento di rilevamento e correzione degli errori del singolo bit durante un ciclo di lettura. Per accedere ai dispositivi con singolo ingresso Chip Enable, forzare l'ingresso Chip Enable (CE attivo basso) LOW. Per accedere ai dispositivi con doppio Chip Enable, forzare entrambi gli ingressi Enable: CE1 attivo basso in LOW e CE2 come HIGH. Per effettuare i data write, forzare l'ingresso Write Enable (WE attivo basso) LOW e fornire dati e indirizzo rispettivamente sui pin Data del dispositivo (da I/O0 a I/O15) e i pin Address (da A0 a A19). Gli ingressi Byte High Enable (BHE attivo basso) e Byte Low Enable (BLE attivo basso) controllano i byte write e scrivono i dati sulle linee I/O corrispondenti alla posizione di memoria specificata. Il BHE attivo basso controlla da I/O8 a I/O15, mentre BLE attivo basso controlla da I/O0 a I/O7.

• Intervallo di tensione: 2,2V-3,6V, velocità 10ns
• Error-correcting code (ECC) embedded per la correzione degli errori del singolo bit
• ICC di esercizio: da 90mA tipica (f=fmax.,TA=25°C, VCC=3V)
• Corrente di power-down CE automatico – ingressi CMOS: 20mA tipici (max VCC, 0,2V)
• Conservazione dei dati: 1,0V, ingressi e uscite compatibili con la logica TTL (transistor-transistor logic)
• Pin di indicazione errori (ERR) per indicare rilevamento e correzione degli errori 1 bit
• Capacità di ingresso: 10pF (TA=25°C, f=1MHz, VCC=VCC(tip)
• Capacità I/O: 10pF (TA=25°C, f=1MHz, VCC=VCC(tip)
• VCC per conservazione dati: 1V min (da -40°C a 85°C)
• Package TSOP II a 54 pin, temperatura industriale di esercizio: da -40 a +85°C