Informazioni sui prodotti
Panoramica del prodotto
LTC6954 è un divisore/driver di distribuzione con triplo clock di output a basso rumore di fase. Questo dispositivo ha tre uscite LVPECL. Ogni uscita è programmabile individualmente per dividere la frequenza di ingresso di qualsiasi intero da 1 a 63, e per ritardare ogni output di 0-63 cicli di clock di ingresso. Il ciclo di lavoro di output è sempre del 50%, a prescindere dal numero di divisione. Le uscite LVDS/CMOS sono selezionabili con un jumper attraverso i pin OUTxSEL per fornire un output logico LVDS o un output logico CMOS. È un prodotto molto diffuso in applicazioni come il clocking di ADC, DAC e sistemi di acquisizione dati ad alta risoluzione e alta velocità, la distribuzione di clock a basso jitter, etc.
- Distribuzione di clock a basso rumore: adatto per clock di ADC ad alta velocità/alta risoluzione
- Frequenza di ingresso massima: 1,4GHz (quando delay = 0)
- Compatibile con sincronizzazione di clock EZSync™
- Slew rate di ingresso: 100V/µs minimo
- Duty cycle ingresso: 50% tipico
- Tre uscite indipendenti e a basso rumore
- Tensione di auto bias: 2,05V tipica
- Corrente di alimentazione tipica: 270mA
- Temperatura di giunzione di esercizio: da -40°C a 105°C
- Stile di package: QFN di plastica a 36 piedini
Note
I prodotti ADI sono destinati (e venduti) al solo scopo di utilizzo esclusivo da parte del cliente, e non per la rivendita o altro passaggio a qualsiasi terza parte
Specifiche tecniche
Distribuzione Clock, Divisore
3Uscite
3.45V
36Pin
105°C
-
No SVHC (27-Jun-2024)
1.4GHz
3.15V
QFN-EP
-40°C
-
MSL 1 - Non Limitata
Documenti tecnici (2)
Legislazione e ambiente
Paese in cui si è svolta l'ultima parte più significativa del processo produttivoPaese d'origine:Philippines
Paese in cui si è svolta l'ultima parte più significativa del processo produttivo
RoHS
RoHS
Certificato di conformità del prodotto