ADCLK854BCPZ-REEL7

ADCLK854 è un buffer di fan-out LVDS/CMOS a 1,2GHz/250MHz ottimizzato per il funzionamento a basso jitter e bassa potenza. Le configurazioni possibili variano da 6 uscite LVDS a 24CMOS, comprese delle combinazioni di uscite LVDS e CMOS. Le tre linee di controllo sono usate per determinare se i blocchi di uscite fissi (tre banchi di quattro) saranno uscite LVDS o CMOS. ADCLK854 offre due ingressi selezionabili e una modalità sleep. Lo stato del pin IN-SEL determina quale ingresso sarà collegato (fan-out) a tutte le uscite. Il pin SLEEP attiva la modalità sleep per mettere il dispositivo in risparmio energetico. Gli ingressi sono compatibili con vari tipi di livelli logici single-ended e differenziali, tra cui LVPECL, LVDS, HSTL, CML e CMOS. Le applicazioni tipiche includono: distribuzione di clock a basso jitter, ripristino dei segnali di clock e dati, traslazione di livello, comunicazioni wireless, comunicazioni con cavo, imaging medico e industriale, strumentazioni ATE e ad alte prestazioni.

• 2 ingressi differenziali selezionabili e uscite LVDS/CMOS selezionabili
• Fino a 12 uscite LVDS (1,2GHz) o 24 CMOS (250MHz)
• <lt/> 12mW per canale (funzionamento a 100MHz)
• Jitter integrato di 54fs rms (da 12KHz a 20MHz) e jitter randomico in broadband 150fs rms
• Ritardo di propagazione tipico (LVDS): 2,0ns e salita/discesa di output (LVDS): 135ps tipico
• Uscite LVDS in 50ps nello skew di uscita dello stesso banco (LVDS)
• Controllo programmabile via pin e modalità sleep
• Alimentazione di 1,8V
• Package LFCSP-EP a 48 piedini
• Temperatura di esercizio: da -40°C a 85°C

Note

I prodotti ADI sono destinati (e venduti) al solo scopo di utilizzo esclusivo da parte del cliente, e non per la rivendita o altro passaggio a qualsiasi terza parte