AD9577BCPZ

AD9577 fornisce una funzione di generatore di clock multioutput, insieme a due PLL integrati (PLL1 e PLL2) ottimizzati per applicazioni di clock di rete. I design con PLL sono basati sul catalogo collaudato di Analog Devices di sintetizzatori di frequenza a basso jitter per massimizzare le performance di rete. I PLL hanno formati e frequenze di uscita programmabili con I²C. Il PLL a N frazionale è in grado di supportare il clock a spettro espanso per potenza di picco con EMI irradiate ridotte. La prima sezione con PLL a N interi è costituita da un rilevatore di frequenza di fase a basso rumore, una pompa di carica di precisione, un oscillatore controllato in tensione a basso rumore, un divisore di feedback programmabile e due divisori di uscita programmabili indipendentemente. Le applicazioni includono la comunicazione di dati come Ethernet, canali in fibra, SONET, SDH, PCI-e, SATA, PTN, OTN, ADC/DAC e video digitale, clock a spettro espanso.

• Core PLL/VCO duali completamente integrati, 1 PLL a N interi e 1 a N frazionale
• Copertura di frequenza continua: da 11,2MHz a 200MHz
• Jitter di fase PLL1: (da 12KHz a 20MHz): 460fs rms (tipico)
• Modalità N interi: 470fs rms (tipica), modalità N frazionale: 660fs rms (tipica)
• Frequenza di clock di riferimento o cristallo di ingresso; frequenze di uscita programmabili con I²C
• Clock fino a 4 uscite LVDS/LVPECL o fino a 8 LVCMOS, 1 uscita di clock di riferimento bufferizzata CMOS
• Range di spettro espanso: dal +0,1 allo 0,5% (down spread)
• 2 mappe di frequenza controllate con pin: margining, filtri di loop integrati
• Jitter RMS (output 625MHz): 460fs rms (tipico, 12KHz - 20MHz, Na = 100, Vx = 2, Dx = 2)
• Package LFCSP-WQ a 40 piedini, range di temperatura esercizio: da -40°C a +85°C

Note

I prodotti ADI sono destinati (e venduti) al solo scopo di utilizzo esclusivo da parte del cliente, e non per la rivendita o altro passaggio a qualsiasi terza parte