AD9571ACPZLVD

AD9571 fornisce una funzione di generazione di clock Ethernet multi uscita che comprende un core PLL dedicato ottimizzato per le applicazioni con line card Ethernet. Il design con PLL a N interi è basato sul catalogo collaudato di Analog Devices di sintetizzatori di frequenza a basso jitter per massimizzare le performance di rete. Questa parte è perfetta per le applicazioni con requisiti di jitter e rumore di fase esigenti. La sezione con PLL è costituita da rilevatore di frequenza di fase (PFD) a basso rumore, una pompa di carica di precisione, un oscillatore controllato in tensione a basso rumore di fase, un divisore di uscita e un divisore retroazionato preprogrammato. Tramite la connessione di un cristallo esterno o di un clock di riferimento con il pin REFCLK, le frequenze fino a 156,25MHz possono essere bloccate al riferimento di ingresso. Le applicazioni includono: router, interruttori e line card Ethernet, SCSI, SATA e PCI-express, supporto di PCI, generazione di clock a basso jitter e basso rumore di fase.

• Core VCO/PLL completamente integrato
• Larghezza di banda di integrazione di jitter: 0,17ps rms (tipica, 156,25MHz, VS = 3,3V, TA = 25°C)
• Frequenza di clock o cristallo di ingresso: 25MHz
• Scelta di formato di uscita LVPECL o LVDS, filtro di loop integrato
• 6 copie di uscita di clock di riferimento, frequenze configurate tramite strapping pin
• Caratteristiche di rumore di fase: -120dBc/Hz (tipica, 33,33MHz uscita disattivata, TA = 25°C, a 1KHz)
• Frequenza di ingresso: 25MHz (tipica, VS = 3,3V ±10%, TA = 25°C)
• Frequenza di uscita: 156,25MHz (max, VS = 3,3V ±10%, TA = 25°C)
• Range di ciclo di lavoro: dal 45 al 55% (VS = 3,3V ±10%, TA = 25°C)
• Package LFCSP-WQ a 40 piedini, intervallo di temperatura di esercizio: da -40°C a +85°C

Note

I prodotti ADI sono destinati (e venduti) al solo scopo di utilizzo esclusivo da parte del cliente, e non per la rivendita o altro passaggio a qualsiasi terza parte